智东西（大众号：zhidxcom）文 | Lina
智东西8月21日美国硅谷报导，赛灵思首届创新日（Innovation Day）正在美国硅谷举办傍边。在创新日的前一晚，赛灵思正式推出了“有史以来”最大容量的FPGA芯片——Virtex UltraScale+ VU19P，智东西也在现场第一时刻看到了这块芯片的什物，并了解到更多性能与参数信息。
赛灵思这片VU19P芯片不只尺度、容量都十分巨大，并且与前几天美国创企Cerebras拿出的全球最大巨型芯片比较，它有着更大的工业含义。
VU19P选用16nm工艺，根据Arm架构，具有350亿颗晶体管，还具有史以来单颗芯片最高逻辑密度、最大I/O数量（900万个体系逻辑单元、2072个用户I/O接口），用于当时最先进的AI芯片、5G芯片、轿车芯片的仿真与原型规划，2020年秋天上市。
在正在举办的赛灵思首届创新日（Innovation Day）上，赛灵思CTO兼高档副总裁Ivo Bolsens、副总裁Ken Chang、首席技能官办公室高档总监Patrick Lysaght等一众技能大咖还会对赛灵思ACAP架构、数据处理与扩展体系架构的未来开展方向、晶体管/封装/互联开展等论题进行进一步解读，智东西也将在现场第一时刻发回报导。
一、专为AI/轿车/顶级芯片规划打造
赛灵思测验丈量仿真高档市场总监Hanneke Krekels和赛灵思Virtex UltraScale+系列高档产品线司理Mike Thompson
赛灵思Virtex UltraScale+系列高档产品线司理Mike Thompson说，现在市面上一切最顶级的芯片在流片前都需要用FPGA芯片进行仿真与原型规划，VU19P正是为此而生，它是一款“Chip Maker’s Chip”（为芯片制作商打造的芯片）
VU19P还可以支撑各种杂乱的新式算法，比方人工智能、机器学习、视频处理、传感器交融等。赛灵思产品线市场营销与办理高档总监Sumit Shah表明，VU19P不只能协助开发者加快硬件验证，还能助其在ASIC或SoC可用之前就能提早进行软件集成。
除了硬件技能之外，赛灵思还供给VIVADO规划套件，并为使用者供给东西流和IP支撑，让芯片制作商其在芯片可用之前就能进行软件集成，下降本钱、减轻流片危险、进步功率并加快产品上市进程。
二、有史以来最大容量的FPGA芯片
在详细参数方面，VU19P集成了16个Arm Cortex-A9 CPU，具有900万个体系逻辑单元、每秒1.5 Terabit的DDR4存储器带宽、每秒4.5 Terabit的收发器带宽、以及2072个用户I/O接口。
据赛灵思表明，赛灵思是全球三代“最大容量”FPGA记载的保持者——第一代是 2011年的Virtex-7 2000T，第二代是2015年的Virtex UltraScale VU440，第三代是现在2019年的Virtex UltraScale+ VU19P。
比较上一代“冠军”——20nm的UltraScale 440 FPGA——新一代VU19P将容量扩展了1.6倍，一起也让体系能耗下降了60%。
VU19P的I/O接口数量和带宽也是前代产品的1.4倍，便利用户完成可扩展性、调试和实践验证。
一起，VU19P还具有80个28G收发器，可以应用于高端口密度测设设备，支撑最新的接口标准验证体系规划与验证。
结语：芯片越来越顶级、越来越杂乱
现在市面上一切最顶级的芯片在流片前都需要用FPGA芯片进行仿真与原型规划，因而，赛灵思推出的这款VU19P正是为芯片制作商打造的，它可以支撑更杂乱的AI、5G、轿车、视觉算法，一起还能支撑更大规划的ASIC/SoC规划需求。
跟着当时芯片制作工艺越来越顶级、芯片规划越来越杂乱，芯片规划厂商的前期本钱飙升，流片危险也进一步进步，关于下降芯片本钱/下降流片危险/缩短上市时刻的需求将会进一步迸发。
